Проектиране на високо производителни интегрални схеми с голяма степен на интеграция,на езика Verilog;Изграждане на верификационни среди,изграждане на тестови среди на езика UVM и System verilog, изпълнение на физически плейс енд раут в средата ICC. СРМ е за лице с 50% и над 50% н.р. от квотата по чл.38 ал.1 от ЗХУ