Ingénieur DevOps (H/F)
Description du poste: En tant qu'organisateur de forums de recrutement, Talents Handicap accompagne de très nombreuses entreprises & organisations en France dans leurs recrutements de collaborateurs en situation de handicap. Participant actuellement à l'un de nos forums. L'entreprise Capgemini recherche actuellement des profils Au sein d'une équipe d'ingénierie embarquée intervenant sur des systèmes critiques temps réel, vous êtes responsable de la définition, de l'évolution et de la cohérence technique de l'architecture logicielle bas niveau. Vous intervenez sur l'ensemble du cycle de vie: conception, spécifications, développement bas niveau, intégration, industrialisation et amélioration continue. Vous contribuez à des projets industriels exigeants et variés: mobilité intelligente, robotique, énergie, IoT industriel, équipements médicaux, télécom/edge computing, transport, électronique professionnelle, etc. Dans ce cadre, vos missions seront de Définir l'architecture logicielle bas niveau: bootloader (p. ex. U‑Boot), noyau/RTOS, partitions, drivers, HAL et interfaces avec le middleware. * Spécifier les exigences (performances, latence, déterminisme, consommation) et piloter les compromis sûreté/sécurité/perf Choisir et justifier les patterns d'architecture (partitionnement, micro‑services embarqués, IPC, scheduling temps réel, multi‑cœur Encadrer les développements C/C++ bas niveau et les revues (MISRA/CERT, analyse statique, couverture Industrialiser: intégration continue, artefacts reproductibles, traçabilité et supply‑chain logicielle (SBOM Garantir la conformité aux référentiels selon les projets. * Support technique avant‑vente/RFQ et mentorat des équipes dev & intégration. * Environnement technique Langages: C/C OS / RTOS: Linux temps réel (PREEMPT_RT), VxWorks, PikeOS, RTEMS, FreeRTOS Boot & Drivers: U‑Boot, device tree, HAL/SDK constructeurs Processeurs / SoC: ARM Cortex‑M/R/A, multi‑cœur, DSP, interfaces FPGA Bus & I/O: CAN/CAN‑FD, ARINC 429/653, AFDX, SpaceWire, MIL‑STD‑1553, SPI, I2C, UART, Ethernet TSN Réseau: TCP/IP, UDP, sockets Outils & qualité: Git, CMake, Yocto/Buildroot, Jenkins/GitLab CI, analyse statique (PC‑lint, CPP‑check), DOORS/Polarion, Jira/Confluence, GDB, Trace32, tests HIL Méthodes: Temps réel, sûreté de fonctionnement, validation embarquée, standards MISRA/CERT
Débutant accepté