Safran est un groupe international de haute technologie opérant dans les domaines de l'aéronautique (propulsion, équipements et intérieurs), de l'espace et de la défense. Sa mission: contribuer durablement à un monde plus sûr, où le transport aérien devient toujours plus respectueux de l'environnement, plus confortable et plus accessible. Implanté sur tous les continents, le Groupe emploie 110 000 collaborateurs pour un chiffre d'affaires de 31,3 milliards d'euros en 2025, et occupe, seul ou en partenariat, des positions de premier plan mondial ou européen sur ses marchés. Safran est la 2ème entreprise du secteur aéronautique et défense du classement « World's Best Companies 2025 » du magazine TIME. Safran Electronics & Defense est une entreprise internationale de plus de 19 000 collaboratrices et collaborateurs, qui mobilisent expertises et esprit de corps pour concevoir des solutions de haute technologie dans les domaines de l'aéronautique, de la défense et du spatial. En combinant intelligence humaine et technologique, l'entreprise développe des produits et services pour les acteurs du monde civil et militaires, sur terre, en mer, dans le ciel et dans l'espace. Parce que nous sommes persuadés que chaque talent compte, nous valorisons et encourageons les candidatures de personnes en situation de handicap pour nos opportunités d'emploi. Descriptif mission Description of the Role: In this role as a Senior Lead Engineer (FPGA Verification Engineer, Actuation Systems) actively contribute towards Requirement-Based Testing (RBT) in FPGA verification using System Verilog and UVM methodology, in accordance to DO-254 process. Primary Responsibilities: 1.Develop an effective suite of tests and test environments using System Verilog UVM, based tests to achieve predefined requirement verification goals. 2.Develop test-plan, self-checking test-benches to meet the verification criteria and code coverage. 3.Participate in requirement validation and requirement review. 4.Protocols - PCIe, SPI, ARINC 429, Mil 1553, Image processing. 5.Actively participate in a team environment and work independently with design teams to develop verification architecture, applications, comprehensive test plans and address issues. 6.Verification environment development from scratch for block level and system level. 7.Work closely with design team on design de-bugging, coverage gap analysis etc. 8.Independently work towards functional and structural coverage closure for module and system level designs. 9.Advanced skills in various programming languages such as System Verilog/UVM, PERL or any scripting language. 10.Apply techniques and skills required to identify a root cause of a given issue and very good debugging skills. 11.Technical guidance to the junior engineers on verification tasks.
Expérience exigée